可編程的系統集成
· 多達 5.5M 系統邏輯單元，采用 20nm 工藝，和第 2 代 3D IC
· 集成式 100G 以太網(wǎng) MAC 和 150G Interlaken 內核
系統性能提升
· 高利用率使速度提升兩個(gè)等級
· 30G 收發(fā)器: 用于芯片對芯片、芯片對光纖的 28G 背板
· 功耗減半的 16G 背板收發(fā)器
· 2400Mb/s DDR4 可穩定工作在不同 PVT 條件下
BOM 成本降低
· 成本降低達 50% – 是 Nx100G 系統每端口成本的?
· VCXO 與 fPLL (分頻鎖相環(huán)) 的集成可降低時(shí)鐘組件成本
· 中間檔速率等級芯片可支持 2400 Mb/s DDR4
降低總功耗
· 較之上一代，達 40% 功耗降低
· 通過(guò)的類(lèi)似于 ASIC 的時(shí)鐘實(shí)現精細粒度時(shí)鐘門(mén)控功能
· 增強型系統邏輯單元封裝減小動(dòng)態(tài)功耗
加速設計生產(chǎn)力
· 與 Kintex? UltraScale 器件引腳兼容，可擴展性高
· 從 20nm 平面到 16nm FinFET 的無(wú)縫引腳遷移
· 與 Vivado? Design Suite 協(xié)同優(yōu)化，加快設計收斂
